FPGA、CPLDに関する一連の記事ではVHDLについての詳細な記述を展開するつもりはなく、現在のIntel、Xilinxそれぞれの環境における操作フローを主に解説する予定である。 前回の記事 http://d.hatena.ne.jp/kazima/20180419 では、Intel MAX-2 CPLDに対してプ…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。